特許
J-GLOBAL ID：200903036748507337
コンピュータシステム、およびその中での直接メモリアクセス動作を制御するための方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-263968
公開番号（公開出願番号）：特開平7-182277
出願日： 1994年10月27日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】 周辺装置のためのDMAバイトレーン選択法、およびそれを組込むコンピュータシステムを提供する。【構成】 直接メモリアクセスコントローラ(102)は、メモリアクセスサイクルおよびI/Oアクセスサイクルを実行することによって所望のDMA転送を行なうための2サイクルの方法を実現する。メモリアクセスサイクルの間、アクセスされるべきシステムメモリ(106)のアドレス位置はローカルバス(110)のアドレス指定ライン上に駆動される。I/Oアクセスサイクルの間、DMA構成アドレス範囲内のアドレス値は、ローカルバスのアドレスライン上に駆動される。I/Oアクセスサイクルの間、周辺装置(108)にバイトレーン情報を与えるために、アドレス値の下位2ビットが符号化される。周辺装置(108)はそれに応答して特定のバイトレーンのデータを受取るかまたは与える。
請求項（抜粋）：
コンピュータシステムであって、ローカルバスと、前記ローカルバスに結合されるマイクロプロセッサと、前記ローカルバスに作動的に結合されるシステムメモリと、前記ローカルバスに作動的に結合される直接メモリアクセスコントローラとを備え、前記直接メモリアクセスコントローラは、メモリアドレスを表わす値をストアするためのメモリアドレスレジスタと、DMAデータ転送の方向を表わす情報をストアするためのモードレジスタと、前記モードレジスタに結合され、前記メモリアドレスが前記ローカルバス上に駆動されるメモリアクセスサイクルを実行することができる制御回路とを含み、前記制御回路は、DMA構成アドレス範囲内のアドレス値が前記ローカルバス上に駆動されるI/Oアクセスサイクルを実行することができ、前記アドレス値の少なくとも1つの下位アドレス指定ビットはバイトレーン情報で符号化され、前記コンピュータシステムは、前記ローカルバスに作動的に結合される周辺装置をさらに備え、前記周辺装置は、データバッファと、前記バイトレーン情報に従って、前記ローカルバスの予め定められたバイトレーンと前記データバッファとの間でデータを結合することができるマルチプレクサとを含む、コンピュータシステム。
IPC (2件)：
G06F 13/36 530
, G06F 13/28 310
