特許

J-GLOBAL ID：200903036755805882

論理分割装置

発明者： 小熊 敏雄 ,  多田 修
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-006735
公開番号（公開出願番号）：特開平8-194725
出願日： 1995年01月19日
公開日（公表日）： 1996年07月30日
要約：

【要約】【目的】 大規模なASICあるいは論理装置の電子回路を複数のプログラマブルチップに割り当てる際に、設計効率を向上させ、かつ所望のタイミングで動作可能なように考慮した論理分割装置を提供する。【構成】 電子回路を複数のグループに分割して複数のプログラマブルチップに自動的に割り当てる論理分割処理部1と、この入力情報を格納する指定ファイル2およびASICネットリストファイル3と、出力情報を格納するネットリストファイル4〜6などから構成される論理分割装置であって、この論理分割処理部1には、指定された論理ブロック群が1つのプログラマブルチップ内に納まるか否かを判定する判定部8と、判定の結果、1つのプログラマブルチップ内に納まらない場合には割り当て優先度の情報に従って順位の高い方から論理ブロック群を決定して分割処理を実行する分割処理部9とが設けられている。

請求項（抜粋）：

ASICあるいは論理装置の電子回路を複数のグループに分割し、これらを複数のプログラマブルチップにそれぞれ自動的に割り当てる論理分割装置であって、前記複数のプログラマブルチップ内のそれぞれに納まるべきI/Oピン数および論理規模の情報と、同一のプログラマブルチップ内に割り当てたい論理ブロック群を指定する情報とを入力として、前記I/Oピン数および前記論理規模の情報をもとに前記割り当てたい論理ブロック群を指定する情報に従って同一のプログラマブルチップ内に前記論理ブロック群を割り当てる手段を有することを特徴とする論理分割装置。