特許

J-GLOBAL ID：200903036756166352

半導体装置

発明者： 鷹巣 博昭 ,  高橋 邦博
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-060526
公開番号（公開出願番号）：特開平6-275833
出願日： 1993年03月19日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】 SOI基板上のMOS型集積回路において、簡便な製造方法により、従来法に比べて素子分離幅を縮小できる素子分離方法を有する半導体装置を提供することを目的とする。【構成】 SOI基板上のMOS型集積回路において、MOS型トランジスタのゲート電極301は、前記MOS型トランジスタのソース領域104及びドレイン領域105と同一導電型の不純物を含んだ多結晶シリコンにより形成され、隣接するMOS型トランジスタ間の素子分離は薄いシリコン酸化膜上にMOS型トランジスタのソース領域及びドレイン領域と逆導伝型の濃い濃度の不純物を含有した多結晶シリコン302を配置することにより行うことを特徴とする半導体装置。

請求項（抜粋）：

SOI基板上のMOS型集積回路において、MOS型トランジスタのゲート電極は、前記MOS型トランジスタのソース領域及びドレイン領域と同一導電型の不純物を含んだ多結晶シリコンにより形成され、隣接するMOS型トランジスタ間の素子分離は薄いシリコン酸化膜上にMOS型トランジスタのソース領域及びドレイン領域と逆導伝型の濃い濃度の不純物を含有した多結晶シリコンを配置することにより行うことを特徴とする半導体装置。

IPC (3件)：

H01L 29/784 ,  H01L 27/08 331 ,  H01L 27/12

FI (2件)：

H01L 29/78 311 R ,  H01L 29/78 311 C