特許
J-GLOBAL ID:200903036762819392

半導体内蔵基板およびその構成方法

発明者:
出願人/特許権者:
代理人 (1件): アイアット国際特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2008-014796
公開番号(公開出願番号):特開2009-176994
出願日: 2008年01月25日
公開日(公表日): 2009年08月06日
要約:
【課題】基板の小型化あるいはモジュールの小型化を図る。【解決手段】貫通電極を有する半導体部品と、この半導体部品の表裏にそれぞれ設けられ、貫通電極と接続された電極を備えた基板とにより半導体内蔵基板を構成する。あるいは、貫通電極を有し、その貫通電極の少なくとも一部が相互に導通するように多層に積層された半導体部品と、この多層に積層された半導体部品の最上段の上面および最下段の下面にそれぞれ設けられ、貫通電極と接続された電極を備えた基板とにより半導体内蔵基板を構成する。【選択図】図3
請求項(抜粋):
貫通電極を有する半導体部品と、 この半導体部品の表裏にそれぞれ設けられ、上記貫通電極と接続された電極を備えた基板と を有することを特徴とする半導体内蔵基板。
IPC (2件):
H05K 3/46 ,  H01L 23/12
FI (3件):
H05K3/46 Q ,  H01L23/12 N ,  H05K3/46 B
Fターム (11件):
5E346AA12 ,  5E346AA43 ,  5E346BB16 ,  5E346BB20 ,  5E346EE35 ,  5E346FF45 ,  5E346GG15 ,  5E346GG17 ,  5E346GG22 ,  5E346GG28 ,  5E346HH22
引用特許:
出願人引用 (1件)

前のページに戻る