特許

J-GLOBAL ID：200903036780832240

半導体装置の製造方法

発明者： 徳永 和彦
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-298656
公開番号（公開出願番号）：特開平10-144780
出願日： 1996年11月11日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】 幅が狭くて深い素子分離領域をより安定に形成し、製造歩留をより向上させることが可能な、高集積化した半導体装置の製造方法を提供する。【解決手段】 水素雰囲気中での熱処理により、半導体基板21表面に無欠陥層51を形成し、その後半導体基板21表面にCVD酸化膜52を形成し、半導体基板21表面にトレンチ24を形成し、熱酸化によりトレンチ24部に熱酸化膜53を形成し、異方性エッチングによるエッチバックを行い、トレンチ24底部の酸化膜は除去した後、トレンチ24部にエピタキシャル層54を形成する。

請求項（抜粋）：

高集積化した半導体装置の製造方法において、半導体基板表面に絶縁膜を形成する工程と、前記半導体基板表面に凹部を形成する工程と、熱酸化により、前記凹部に酸化膜を形成する工程と、異方性エッチングによるエッチバックで、前記凹部の底部の前記酸化膜は除去する工程と、エピタキシャル結晶成長法により、前記凹部の底部よりエピタキシャル結晶成長をさせ、前記凹部にエピタキシャル層を形成する工程とを有することを特徴とする半導体装置の製造方法。