特許
J-GLOBAL ID：200903036809521966
バス・インタフェース・ユニット
発明者：
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-140499
公開番号（公開出願番号）：特開平5-334244
出願日： 1992年06月01日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】 ライトバッファとリードバッファを備えてCPUと主メモリの間のデータの書き込み、読み出しを行うバス・インタフェース・ユニットにおいて、そのデータ読み出し速度を向上させることである。【構成】 CPU2Aから主メモリ3にデータの読み出し要求があった時、データバイパスコントローラ12はライトコントローラ11からのライトバッファ5中の有効データの存在するFIFOの段を示すFC信号aを参照し、常時看視しているライトバッファ5の各段のアクセスタイプTとアドレスAとが要求されたものと一致し、データサイズが要求のサイズをカバーしている場合に、ライトバッファ5からリードバッファ6へのデータをバイパスさせるようにマルチプレクサ9を切り替えさせる。
請求項（抜粋）：
CPU(2A)から主メモリ(5)にデータを書き込むために用いる複数段のFIFOで構成されるライトバッファ(5)と、前記主メモリ(3)に書き込まれているデータを前記CPU(2A)に読み出すために用いるリードバッファ(6)と、前記ライトバッファ(5)と前記リードバッファ(6)との出力を切り替えるマルチプレクサ(9)とを備えるバス・インタフェース・ユニットにおいて、前記CPU(2A)からアクセスタイプ(T),アドレス(A)及び制御信号(C)が入力されており、前記CPU(2A)から前記主メモリ(3)へのデータの書き込み時に前記ライトバッファ(5)のどの段に有効なデータが格納されているかを示すFC信号(a)と、前記マルチプレクサ(9)をライトモードに切り替える切替信号(d)とを出力するライトコントローラ(11)と、前記CPU(2A)からアクセスタイプ(T),アドレス(A)及び制御信号(C)が入力されており、前記CPU(2A)からリード指令が出されてリードモードになった時に前記マルチプレクサ(9)を切り替えるための切替信号(e)を出力し、前記主メモリ(3)からデータを前記CPU(2A)に送るように前記リードバッファ(6)に制御信号を出力するリードコントローラ(13)と、 前記CPU(2A)のリード時に前記ライトコントローラ(11)からのFC信号(a)を受け、前記ライトバッファ(5)の各段に格納されているアドレス(A)及びアクセスタイプ(T)を看視していて、前記ライトバッファ(5)の各段の中に所望のデータがある場合に前記リードコントローラ(13)に動作を禁止する制御信号(b)を出力し、更に、前記ライトバッファ(5)中の該当するデータを前記リードバッファ(6)にバイパスさせるための切替信号(S)を前記マルチプレクサ(9)に出力するデータバイパスコントローラ(12)とを具備することを特徴とするバス・インタフェース・ユニット。
IPC (2件)：
G06F 13/38 310
, G11C 7/00 318
