特許

J-GLOBAL ID：200903036836576500

半導体装置の製造方法

発明者： 善家 昌伸 ,  岡村 健司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-328521
公開番号（公開出願番号）：特開平9-172068
出願日： 1995年12月18日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】 同一層次の配線間に空間を設け、配線間の寄生容量を低減させる。【解決手段】 同一層次の配線(2)を形成後、有機樹脂膜(3)を形成し、配線部分が露出するまで有機樹脂膜(3)を除去し、有機樹脂膜(3)上に有機SOG膜(4)を形成後、O2 プラズマ処理等で有機SOG膜(4)を通して有機樹脂膜(3)を除去させて、膜収縮率の小さい絶縁膜(6)を形成する。この様にして配線間に空間(5)を形成する。

請求項（抜粋）：

半導体基板の所定の第1の絶縁膜の表面を選択的に被覆して同一層次の複数の配線を形成する工程と、前記配線で選択的に被覆された第1の絶縁膜表面に有機樹脂膜を形成する工程と、前記有機樹脂膜を薄くして前記配線の表面を露出させる工程と、疎な第2の絶縁膜を全面に堆積する工程と、前記有機樹脂膜を除去する工程と、密な第3の絶縁膜を堆積する工程とにより前記配線相互に空間をも設けることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (6件)：

H01L 21/90 A ,  H01L 21/302 H ,  H01L 21/90 N ,  H01L 21/90 S ,  H01L 21/90 K ,  H01L 21/90 P