特許

J-GLOBAL ID：200903036881552175

半導体保護装置

発明者： 村上 浩一
出願人/特許権者： 日産自動車株式会社
代理人 (1件)： 永井 冬紀
公報種別：公開公報
出願番号（国際出願番号）：特願平3-274614
公開番号（公開出願番号）：特開平5-090520
出願日： 1991年09月26日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】 異常電圧に起因する電流の大部分を既知の特性を有する第2の保護回路へ流すことで、異常電圧印加による素子自体の破壊を防止することができる半導体保護装置を提供する。【構成】 CMOSトランジスタ、電源端子VDD、接地端子VSSおよび入出力用外部端子を備えた半導体装置に対し、前記外部端子に異常電圧が印加されたときにCMOSトランジスタの破壊を防止するための半導体保護装置において、電源端子VDDと接地端子VSSとの間に設けられ、CMOSトランジスタ内に形成される寄生素子27〜29、36、40より低い電圧でブレークダウンするダイオード57と、電源端子VDDと接地端子VSSとの間に設けられ、ダイオード57のブレークダウン電圧でターンオンするバイポーラトランジスタ58とを設けた。

請求項（抜粋）：

外部端子と、該外部端子に接続され第1導電形の半導体基板表面に形成されたCMOSトランジスタとを有する半導体保護装置において、前記半導体基板表面に形成された第2導電形の第1の領域と、少なくとも前記第1の領域表面に形成された第2の領域と、該第2の領域の底面もしくは側面に接し、前記第2の領域と反対の導電形を有する第3の領域とを有し、前記第2の領域と第3の領域とから構成され、前記CMOSトランジスタに形成される寄生素子より低い電圧でブレークダウンするダイオードと、前記半導体基板をコレクタ、前記第1の領域をベース、前記第1の領域表面に形成された第1導電形の第4の領域をエミッタとして構成され、電源端子および接地端子間に接続されると共に前記第1の領域および前記第4の領域は同電位とされ、前記ダイオードのブレークダウンに基づきターンオンする縦型バイポーラトランジスタとを有することを特徴とする半導体保護装置。

IPC (2件)：

H01L 27/092 ,  H01L 27/06

FI (3件)：

H01L 27/08 321 H ,  H01L 27/06 311 B ,  H01L 27/06 311 C