スイツチ回路及び複合スイツチ回路

発明者：
出願人/特許権者：
代理人 (1件)：田辺恵基
公報種別：公開公報
出願番号（国際出願番号）：特願平7-027308
公開番号（公開出願番号）：特開平8-204528
出願日： 1995年01月23日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】本発明はスイツチ回路において、挿入損失を一段と低下させる。【構成】電界効果トランジスタのドレイン端子とグランドとの間、及び又は、電界効果トランジスタのソース端子とグランドとの間に第1の容量及び又は第2の容量を接続し、当該容量値を信号特性に応じて設定する。これにより所望の周波数における挿入損失の低いスイツチ回路を容易に得ることができる。

請求項（抜粋）：

ドレイン-ソース間を信号通路とする電界効果トランジスタと、上記電界効果トランジスタのゲート端子に接続された高インピーダンス素子と、上記電界効果トランジスタのドレイン端子とグランドとの間に接続された第1の容量及び又は上記電界効果トランジスタのソース端子とグランドとの間に接続された第2の容量とを具えることを特徴とするスイツチ回路。

引用特許：

審査官引用 (1件)

FETスイッチ
公報種別：公開公報出願番号：特願平6-120944 出願人：富士通株式会社

前のページに戻る