特許
J-GLOBAL ID:200903036887889724

映像信号処理装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2000-253775
公開番号(公開出願番号):特開2002-077908
出願日: 2000年08月24日
公開日(公表日): 2002年03月15日
要約:
【要約】【課題】 水平方向のDCT演算回路と垂直方向のDCT演算回路との間に、行列方向の転置処理用バッファがあり、回路規模の増大、消費電力の増加につながっていた。【解決手段】 HDCT11は、入来する映像信号をライン毎にDCT演算しフレームメモリ12に書き込む。フレームメモリ12では、ブロッキング、シャフリングに加え、行列方向の転置が行われ、VDCT13はフレームメモリ13からの読み出し順に垂直方向のDCT演算を行う。フレームメモリ12が転置処理用バッファの役割も果たすため、専用バッファを設ける必要がない。
請求項(抜粋):
1画面を複数の矩形領域に分割し、画面内に分散する複数の矩形領域を集めるシャフリング処理を行い、前記シャフリング処理により集められた複数の矩形領域のデータを1つの圧縮単位として符号化する映像信号処理装置であり、ライン毎に入力される映像信号を入力順に変換符号化する第1の変換符号化部と、前記第1の変換符号化部にて符号化して得られた係数が書き込まれ、前記書き込みまれた係数が前記書き込みとは異なる順に読み出されるメモリと、前記メモリから読み出される係数を、前記第1の変換符号化部における変換符号化の方向と画面上で直交する方向に変換符号化する第2の変換符号化部とを備え、前記メモリへの係数の書き込みと読み出しとの間で、前記シャフリング処理を行うと同時に、前記第2の変換符号化部にて変換符号化を行う順に前記メモリから係数を読み出すことを特徴とする映像信号処理装置。
Fターム (8件):
5C059KK08 ,  5C059KK49 ,  5C059LC08 ,  5C059MA23 ,  5C059ME01 ,  5C059UA02 ,  5C059UA05 ,  5C059UA33

前のページに戻る