半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-324664
公開番号（公開出願番号）：特開平7-183527
出願日： 1993年12月22日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】 TFT(薄膜トランジスタ)のしきい値電圧が上昇または下降する方向に変動するのを有効に抑制する。【構成】 TFTのソース/ドレイン領域1bおよびチャネル領域1aを構成するポリシリコン膜1とほぼ同一平面上にポリシリコン膜1と所定の間隔を隔ててゲート電極以外に導電体層6を形成する。そして、その導電体層6に所定の電位を印加する。

請求項（抜粋）：

薄膜トランジスタを有する半導体装置であって、前記薄膜トランジスタのソース/ドレイン領域およびチャネル領域を構成する半導体層と、前記半導体層とほぼ同一平面上に前記半導体層と所定の間隔を隔てて形成され、所定の電位が印加される導電層と、前記半導体層の表面上にゲート絶縁層を介して形成されたゲート電極とを備えた、半導体装置。

IPC (3件)：

H01L 29/786 , H01L 21/8244 , H01L 27/11

FI (2件)：

H01L 29/78 311 X , H01L 27/10 381

引用特許：

審査官引用 (5件)

特開昭62-298162
薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平3-168562 出願人：富士通株式会社
特開昭62-179159

全件表示

前のページに戻る