特許
J-GLOBAL ID:200903036899261640

炭化けい素半導体装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2003-090790
公開番号(公開出願番号):特開2004-297006
出願日: 2003年03月28日
公開日(公表日): 2004年10月21日
要約:
【課題】簡易な工程において、順電圧が小さく、逆電流が少なく、高速性がよしかも製造簡易なSiCの半導体装置を提供するものである。【解決手段】SiCからなる第1導電型の第1の半導体層1と、第1の半導体層1の主面上に形成された第1の半導体層1より低濃度の不純物を有するSiCからなる第1導電型の第2の半導体層2とからなる半導体基板において、第2の半導体層2の表面上にSiからなる第1導電型の第3の半導体層3を形成し、第3の半導体層3の表面より、前記第2の半導体層2に至る複数の溝9を形成し、第3の半導体層3の表面と前記溝内に露出する前記第2の半導体層2の表面にショットキー障壁またはオーミックとなる電極7を形成したことを特徴とする半導体装置である。本発明により簡易な工程により、順電圧が小さく、逆電流が少なく、高速性がよい製造簡易なSiCの半導体装置を提供できる。【選択図】 図1
請求項(抜粋):
炭化けい素からなる第1導電型の第1の半導体層と、前記第1の半導体層の主面上に形成された前記第1の半導体層よりも低濃度の不純物を有する炭化けい素からなる第1導電型の第2の半導体層とからなる半導体基板において、前記第2の半導体層の表面上にけい素からなる第1導電型の第3の半導体層が形成されており、前記第3の半導体層の表面より、前記第2の半導体層に至る複数の溝が形成されており、前記第3の半導体層の表面と前記溝内に露出する前記第2の半導体層の表面にショットキー障壁となる電極を形成したことを特徴とする半導体装置。
IPC (2件):
H01L29/47 ,  H01L29/872
FI (2件):
H01L29/48 F ,  H01L29/48 D
Fターム (7件):
4M104AA03 ,  4M104BB21 ,  4M104CC03 ,  4M104DD78 ,  4M104FF01 ,  4M104FF31 ,  4M104GG03

前のページに戻る