特許
J-GLOBAL ID：200903036900189370

半導体装置の自己整合コンタクト製造方法

発明者：
塚本 雅則

塚本 雅則 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-287683
公開番号（公開出願番号）：特開平7-122641
出願日： 1993年10月22日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】 トランジスタ特性の低下を来すことなく自己整合によるコンタクトホールを形成し且つ上層の配線層形成を容易に行う。【構成】 電極積層膜2,3,4,6の側面に絶縁材料からなるサイドウォール9を形成する工程の後に;基板1全面にサイドウォール9およびオフセット用の絶縁膜6とはエッチング特性の異なるエッチングストッパ層7を形成する工程と;エッチングストッパ層の上面全体に平坦化用の絶縁膜8を積層して上面を平坦化する工程と;平坦化用の絶縁膜の上面全体にレジストを塗布し、該レジストをパターニングして前記サイドウォールを含む前記積層膜の外側領域に開口部を形成する工程と;該開口部を有するレジストをマスクとして、前記開口部内の平坦化用の絶縁膜およびエッチングストッパ層を除去して前記基板上面に達するコンタクト用の孔10を形成する工程と;該コンタクト用の孔部分および前記平坦化用の絶縁膜を含む基板上面領域に配線用の導電膜を形成する工程とを含む。
請求項（抜粋）：
基板上に絶縁膜を介して導電膜を形成する工程と;該導電膜上にオフセット用の絶縁膜を形成する工程と;該オフセット用の絶縁膜と前記導電膜とを同一マスクを用いてパターニングすることにより、導電膜とオフセット用の絶縁膜とからなる積層膜を形成する工程と;前記積層膜の側面に絶縁材料からなるサイドウォールを形成する工程と;前記基板全面に、前記サイドウォールおよび前記オフセット用の絶縁膜とはエッチング特性の異なるエッチングストッパ層を形成する工程と;該エッチングストッパ層の上面全体に平坦化用の絶縁膜を積層する工程と;該平坦化用の絶縁膜の上面を平坦化する工程と;該平坦化用の絶縁膜の上面全体にレジストを塗布し、該レジストをパターニングして前記サイドウォールを含む前記積層膜の外側領域に開口部を形成する工程と;該開口部を有するレジストをマスクとして、前記開口部内の平坦化用の絶縁膜およびエッチングストッパ層を除去して前記基板上面に達するコンタクト用の孔を形成する工程と;該コンタクト用の孔部分および前記平坦化用の絶縁膜を含む基板上面に配線用の導電膜を形成する工程と;を含むことを特徴とする半導体装置の自己整合コンタクト製造方法。
IPC (4件)：
H01L 21/768 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 21/336
FI (2件)：
H01L 21/90 D ,  H01L 29/78 301 Y
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM