特許

J-GLOBAL ID：200903036901744408

半導体集積回路

発明者： 井上 好永
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-102618
公開番号（公開出願番号）：特開平6-314960
出願日： 1993年04月28日
公開日（公表日）： 1994年11月08日
要約：

【要約】【目的】 低消費電流の遅延回路を得る。【構成】 第1のインバータ103 と、第2のインバータ107 と、第1のインバータ103 の出力側と第2のインバータ107 の入力側との間に並列に接続され、ゲート電極に中間電位(1/2) Vccを受けるpチャネルMOSトランジスタ105aおよびnチャネルMOSトランジスタ105bからなる第1の遅延抵抗手段105 とから構成される。

請求項（抜粋）：

第1の電位と第2の電位との2値レベルをもつ信号が入力される第1のノードと、第2のノードとの間に並列に接続され、ゲート電極に上記第1の電位と上記第2の電位との間の中間電位を受けるpチャネルMOSトランジスタおよびnチャネルMOSトランジスタを有する抵抗手段を備えた半導体集積回路。