特許

J-GLOBAL ID：200903036917922500

メモリシステム

発明者： 山田 眞弘 ,  井上 喜嗣 ,  野呂 徹 ,  石井 智樹
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平7-033356
公開番号（公開出願番号）：特開平8-227374
出願日： 1995年02月22日
公開日（公表日）： 1996年09月03日
要約：

【要約】【目的】 入力信号のセットアップタイムを確実に確保しながら、シンクロナスDRAMの高速アクセスが可能なメモリシステムを提供することを目的とする。【構成】 複数のシンクロナスDRAMチップを記憶手段として使用すメモリシステムにおいて、シンクロナスDRAMみに供給するクロック周波数を変更する変更手段を有するよう構成した。

請求項（抜粋）：

複数のシンクロナスDRAMチップを記憶手段として使用すメモリシステムにおいて、シンクロナスDRAMみに供給するクロック周波数を変更する変更手段を有することを特徴とするメモリシステム。

IPC (2件)：

G06F 12/00 564 ,  G06F 1/08

FI (2件)：

G06F 12/00 564 A ,  G06F 1/04 320 A