特許

J-GLOBAL ID：200903036918977414

出力バッファ回路

発明者： 小西 康弘 ,  荒木 岳史 ,  岩本 久
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-089463
公開番号（公開出願番号）：特開平7-297705
出願日： 1994年04月27日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】 2種類のインタフェースに対応できるとともにチップ面積を小さくすることができる出力バッファ回路を提供する。【構成】 LVTTL対応時、スイッチSW1をオンし、スイッチSW2をオフする。また、スイッチSW3によりトランジスタQ3のゲートに出力用グランド電圧VSSQを供給する。この結果、トランジスタQ1およびQ2が直列に出力用電源電圧VCCQと出力用グランド電圧VSSQとの間に配置され、LVTTL対応の出力バッファ回路となる。一方、GTL対応時、スイッチSW1をオフし、スイッチSW2をオンする。また、スイッチSW3によりトランジスタQ3のゲートに入力信号φ2を入力する。この結果、トランジスタQ2およびQ3が並列に配置され、オープンドレインの構成となり、GTL対応の出力バッファ回路として使用できる。

請求項（抜粋）：

第1または第2のインタフェース用に使用される出力バッファ回路であって、第1の電源電圧と接続される第1の出力トランジスタと、前記第1の出力トランジスタと接続される第2の出力トランジスタと、前記第1のインタフェース用に使用する場合、前記第2の出力トランジスタを第2の電源電圧と接続し、前記第2のインタフェース用に使用する場合、前記第2の出力トランジスタを前記第1の電源電圧と接続する接続手段とを含む出力バッファ回路。

IPC (4件)：

H03K 19/0175 ,  G11C 11/409 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H03K 19/00 101 F ,  G11C 11/34 354 A ,  H01L 27/04 E ,  H03K 19/00 101 A