特許
J-GLOBAL ID：200903036940365198

チップサイズパッケージの製造方法

発明者：
古屋 明彦

古屋 明彦 について


出願人/特許権者：
凸版印刷株式会社

凸版印刷株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2002-053621
公開番号（公開出願番号）：特開2003-258157
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】上記の問題を解決するための課題は、ウエハー一括処理による、ファンアウト構造のチップサイズパッケージを提供。【解決手段】多数の半導体素子が形成のウエハーの裏面に保護テープを貼り付と、半導体素子を個々に切断、保護テープを拡張し半導体素子間に隙間を形成と、表面から、前記素子間の隙間まで、全面に絶縁樹脂層を形成と、前記テープを剥離、全面に絶縁樹脂層を形成と、前記ウエハー両面から、絶縁樹脂層にバイアホールを孔設、及び半導体装置間の隙間の絶縁樹脂層に裏面まで貫通する貫通孔を孔設、配線パターンを形成、配線保護層を形成と、前記ウエハーの裏面から、前記配線保護層にホールを孔設、外部接続端子を形成と、前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを得る製造方法。
請求項（抜粋）：
半導体装置を製造するチップサイズパッケージの製造方法において、(a)多数の半導体素子が形成されたウエハーの裏面に保護テープを貼り付ける工程と、(b)前記ウエハーの表面から保護テープの表面まで断裁を行い、半導体素子を個々に分離した後、所定の割合(%)まで、保護テープを拡張する事により、半導体素子間に所定の隙間を形成する工程と、(c)前記ウエハーの表面全面に絶縁性樹脂を塗布し、半導体素子表面、及び前記半導体素子間の隙間までを覆う絶縁樹脂層を形成する工程と、(d)前記保護テープを剥離する工程と、(e)前記絶縁樹脂層に、半導体素子の電極と導通を取るためのバイアホールを孔設する工程と、(f)前記絶縁樹脂層全面にバイアホール内壁までを覆う配線層を形成後、該配線層に所定の配線パターンを形成する工程と、(g)前記配線パターン、及び前記絶縁樹脂層を覆うよう全面に配線保護層を形成後、前記配線保護層に、配線パターンの電極と導通を取るためのホールを孔設後、外部接続端子を形成する工程と、(h)前記ウエハーから、半導体装置を個々に切断個片化し、チップサイズパッケージを得る工程とを有することを特徴とするチップサイズパッケージの製造方法。
IPC (3件)：
H01L 23/12 501 ,  H01L 21/301 ,  H01L 21/56
FI (3件)：
H01L 23/12 501 P ,  H01L 21/56 R ,  H01L 21/78 Q
Fターム (3件)：
5F061AA01 ,  5F061BA07 ,  5F061CA26
引用特許：
出願人引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM