デュアルビット・メモリセル読取方法及び装置

発明者：
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-177482
公開番号（公開出願番号）：特開2003-068087
出願日： 2002年06月18日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】本発明の課題は、デュアルビット・メモリセルの読み取りに関し、特に、2サイドの読み取りによってマルチリファレンスセルを使用してデュアルビット・メモリセルを読み取る方法及び2サイド読取用に構成されたy-デコーダ装置を提供することを目的とする。【解決手段】本発明の課題は、複数のプログラムされたデュアルビット・リファレンス・セルを使用して選択されたプログラムされたデュアルビット・メモリセルを読み取る方法において、プログラミング・パラメタが選択されたプログラムされたデュアルビット・メモリセルの老化特性を補うために選択されるように、複数のプログラミング・パラメタに応じて上記リファレンス・セルをプログラムし、上記複数のプログラムされたリファレンス・セルの上記第一と第二のデータ・ビットに基づいて、上記選択されたプログラムされたメモリセルの該第一と第二のデータ・ビットを決定する方法によって達成される。

請求項（抜粋）：

各メモリ及びリファレンス・セルは、電子電荷のレベルとして第一のデータ・ビットを格納するための左記憶領域と電子電荷のレベルとして第二のデータ・ビットを格納するための右記憶領域とを有し、各記憶領域は、該電子電荷が該記憶領域に格納されない低くプログラムされた状態及び該電子電荷が該記憶領域に格納される高くプログラムされた状態のいずれかを有し、各セルが2ビットで示される4つのデータ状態を有する、複数のプログラムされたデュアルビット・リファレンス・セルを使用して少なくとも一つがプログラムされたデュアルビット・メモリセルを読み取る方法において、(a)選択されたプログラムされたメモリセルの上記第一と第二のデータ・ビットは、プログラムされた上記リファレンス・セルの上記第一と第二のデータ・ビットを読み取ることによって決定されるように、複数のプログラミング・パラメタに応じて該リファレンス・セルをプログラムし、(b)該選択されたメモリセルのデータを読み取り決定するために前記メモリセルのうちの1つを選択し、(c)該選択されたメモリセルの該左ビットを読み取り、左ビット出力信号を生成し、(d)該メモリセルのデータを決定するために、少なくとも1つのリファレンス・セル出力信号と該左ビット出力信号とを比較し、(e)該選択されたメモリセルの該右ビットを読み取り、右ビット出力信号を生成し、(f)該メモリセルのデータを決定するために、少なくとも1つのリファレンス・セル出力信号と該左ビット出力信号とを比較し、(g)少なくとも1つの他の該メモリセルが読み取られるべきか否かを決定し、そうならば、ステップ(f)から(b)を繰り返す方法。

IPC (8件)：

G11C 16/02 , G11C 16/04 , G11C 16/06 , H01L 21/8247 , H01L 27/10 481 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (8件)：

H01L 27/10 481 , G11C 17/00 613 , H01L 27/10 434 , H01L 29/78 371 , G11C 17/00 621 Z , G11C 17/00 634 E , G11C 17/00 611 E , G11C 17/00 641

Fターム (26件)：

5B025AA01 , 5B025AC04 , 5B025AD04 , 5B025AD07 , 5B025AE08 , 5F083EP17 , 5F083EP22 , 5F083EP32 , 5F083ER22 , 5F083GA21 , 5F083JA04 , 5F083KA06 , 5F083LA04 , 5F083LA10 , 5F083ZA21 , 5F083ZA28 , 5F101BA45 , 5F101BB02 , 5F101BD22 , 5F101BD33 , 5F101BD37 , 5F101BE01 , 5F101BE02 , 5F101BE07 , 5F101BF03 , 5F101BF05

引用特許：

出願人引用 (1件)

特許第6222768号

審査官引用 (1件)

特許第6222768号

前のページに戻る