特許
J-GLOBAL ID：200903036975516008
増幅回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-283425
公開番号（公開出願番号）：特開平10-200348
出願日： 1997年10月16日
公開日（公表日）： 1998年07月31日
要約：
【要約】 (修正有)【課題】 オフセットの影響が少なく、ダイナミックレンジを広くする。【解決手段】 ソースが電源VSに共通に接続され特性が同一のMOSトランジスタM1、M2と、負入力端子がトランジスタM1のドレインに、正入力端子がトランジスタM2のドレインに接続されるオペアンプOP1と、一方の入力端子がトランジスタM2のドレインに、他方が電源VDに接続されるOP2と、トランジスタM1のドレインとオペアンプOP1の出力端子間に設けられる抵抗回路R1と、トランジスタM2のドレインと電源VC間に設けられ、抵抗回路R1と同じ抵抗値の抵抗回路R2と、トランジスタM1のドレインに負荷電流を供給する負荷回路R3と、トランジスタM2のドレインに同じ値の負荷電流を供給する負荷回路R4を備え、トランジスタM2のドレイン電圧が電源VCに等しくなるようにオペアンプOP2の出力で前記負荷回路を流れる負荷電流を制御する。
請求項（抜粋）：
ソースが第1の電源に共通に接続される特性が同一の第1導電型の第1および第2のMOSトランジスタと、負入力端子が前記第1のMOSトランジスタのドレインに接続され、正入力端子が前記第2のMOSトランジスタのドレインに接続される第1のオペアンプと、2つの入力端子を有し、一方の入力端子が前記第2のMOSトランジスタのドレインに接続され、他方の入力端子が第2の電源に接続される第2のオペアンプと、前記第1のMOSトランジスタのドレインと前記第1のオペアンプの出力端子との間に設けられる第1の抵抗回路と、前記第2のMOSトランジスタのドレインと第3の電源との間に設けられる前記第1の抵抗回路と同じ抵抗値を有する第2の抵抗回路と、前記第1のMOSトランジスタのドレインに負荷電流を供給する第1の負荷回路と、前記第2のMOSトランジスタのドレインに前記負荷電流と同じ値の負荷電流を供給する第2の負荷回路と、を備え、前記第1のオペアンプの出力を出力とし、前記第2のMOSトランジスタのドレイン電圧が前記第2の電源の電圧に等しくなるように前記第2のオペアンプの出力で前記第1および第2の負荷回路を流れる負荷電流を制御することを特徴とする単出力差動増幅回路。
IPC (3件)：
H03F 3/45
, H03F 3/34
, H03G 3/30
H03F 3/45 Z
, H03F 3/34 A
, H03G 3/30 E
