特許

J-GLOBAL ID：200903036983313310

半導体装置及びその製造方法

発明者： 稲葉 聡 ,  高木 信一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-251714
公開番号（公開出願番号）：特開平5-090517
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】同一基板上にnチャネルトランジスタとpチャネルトランジスタを備えた半導体装置において、回路設計の自由度を増し、ホットキャリア劣化抑制や短チャネル効果抑制が可能な素子構造並びに製造方法を提供する。【構成】電流駆動力をほぼ同じにするためnチャネルMISFETはシリコンで、pチャネルMISFETはシリコンゲルマニウム合金で構成し、トランジスタの占有面積をほぼ同じにした。

請求項（抜粋）：

同一基板上にチャネル絶縁ゲート型電界効果トランジスタとpチャネル絶縁ゲート型電界効果トランジスタを備えた半導体装置において、異なる材料を用いて両トランジスタを相補型に構成したことを特徴とする半導体装置。

引用特許：

審査官引用 (4件)

• 特開昭59-213158
  
• 特開昭61-112364
  
• 特開平1-179448
  
• 特開平2-037775