特許

J-GLOBAL ID：200903037002932420

半導体装置

発明者： 築地 優
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-060836
公開番号（公開出願番号）：特開平5-299649
出願日： 1992年03月18日
公開日（公表日）： 1993年11月12日
要約：

【要約】【構成】チャネル領域とドレイン領域との間に、該ドレイン領域と同一導電型の低濃度不純物層からなるオフセット領域を有する高耐圧MOSFETにおいて、前記オフセット領域の表層に前記ドレインと逆導電型の不純物層が形成されていることを特徴とするMOSFETを含む半導体装置。【効果】放射線照射の環境下でシリコン/酸化膜界面に発生した準位が、散乱中心として振る舞う場合でも、ドレイン電流は準位の影響を受けない。また界面準位の発生に起因する電荷移動度の低下や付随するドレイン電流の減少を抑制して、高耐圧MOSFETの信頼性を大幅に向上させることができる。

請求項（抜粋）：

一導電型の半導体基板と、前記半導体基板の一主表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、前記ゲートの両側の前記一主表面上に対向して設けられた反対導電型のソース領域及びドレイン領域と、前記ドレイン領域と前記ゲートとの間の前記半導体基板の中に設けられた前記反対導電型のオフセット領域と、前記オフセット領域の中に設けられた前記一導電型の不純物領域とを有する半導体装置。

IPC (3件)：

H01L 29/784 ,  H01L 21/26 ,  H01L 21/265

FI (4件)：

H01L 29/78 301 S ,  H01L 21/265 G ,  H01L 21/265 A ,  H01L 29/78 301 X

引用特許：

審査官引用 (3件)

• 特開昭50-030487
  
• 特開昭52-100875
  
• 特開昭63-314869