特許
J-GLOBAL ID：200903037008284683
ディスクアレイ装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-280794
公開番号（公開出願番号）：特開平7-134636
出願日： 1993年11月10日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】 本発明は、障害単体ディスク装置の切り離し条件が画一的になることを防止できるディスクアレイ装置を提供することを目的とする。【構成】 本発明は、ホストインターフェース1を通じてホストコンピュータから転送される障害単体ディスク判定条件を格納する判定条件格納部14と、マイクロプロセッサ制御回路10がエラーを生じた単体ディスク装置の障害状況を判定条件格納部14の格納内容と比較することにより切り離すべきかどうかを判定した結果、切り離すべきと判定した場合に、予め単体ディスク装置8それぞれに付された障害単体ディスク装置番号を格納する装置番号格納部16と、マイクロプロセッサ制御回路10が正常/縮退/修復を含む各動作モードを実行するためのモード別制御プログラムを格納する動作モード格納部18とを具備することを特徴とする。
請求項（抜粋）：
ホストコンピュータに接続されるホストインターフェースと、このホストインターフェースのデータ入出力を制御するホストインターフェース制御回路と、このホストインターフェース制御回路に接続されるホストデータバスと、このホストデータバスに接続され、データ変換を実施するアレイデータ制御回路と、このアレイデータ制御回路に接続されるN個(Nは2以上の整数)のアレイデータバスと、このN個のアレイデータバスのそれぞれに接続され、動作中にはアクセス不可、動作停止中はアクセス可能を意味するステータス情報を発生するN個のディスクインターフェース制御回路と、このN個のディスクインターフェース制御回路のそれぞれに接続されるN個のディスクインターフェースと、このN個のディスクインターフェースのそれぞれに接続され、並列処理によって一つの論理ディスクを構成するN台の単体ディスク装置と、前記各制御回路を制御するマイクロプロセッサ制御回路と、前記各制御回路と前記マイクロプロセッサ制御回路との間を接続する制御信号線とを有するディスクアレイ装置において、前記マイクロプロセッサ制御回路の制御により、前記ホストインターフェースを通じて前記ホストコンピュータから転送される障害単体ディスク判定条件を格納する障害単体ディスク判定条件格納手段と、前記単体ディスク装置にエラーが生じ、前記マイクロプロセッサ制御回路がエラーを生じた単体ディスク装置の障害状況を障害単体ディスク判定条件格納手段の格納内容と比較することにより切り離すべきかどうかを判定した結果、切り離すべきと判定した場合に、予め単体ディスク装置それぞれに付された障害単体ディスク装置番号を格納する障害単体ディスク装置番号格納手段と、前記マイクロプロセッサ制御回路が正常/縮退/修復を含む各動作モードを実行するためのモード別制御プログラムを格納する動作モード格納手段とを具備することを特徴とするディスクアレイ装置。
IPC (3件)：
G06F 3/06 540
, G06F 3/06 305
, G06F 3/06 306
