特許

J-GLOBAL ID：200903037017367036

積層型セラミック電子部品の製造方法

発明者： 酒井 範夫
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-130181
公開番号（公開出願番号）：特開2001-313466
出願日： 2000年04月28日
公開日（公表日）： 2001年11月09日
要約：

【要約】【課題】 積層型セラミック電子部品において高い精度をもって配線導体を形成できるようにする。【解決手段】 セラミックグリーンシート11の第1の主面12上にまず導体膜となる導電性ペースト膜13を形成し、次いで、セラミックグリーンシート11に対して、レーザ光14を、セラミックグリーンシート11の第2の主面15側から照射し、それによって、セラミックグリーンシート11に貫通孔16を設ける。この貫通孔16内に導電性ペーストを充填することによって、ビアホール導体4を形成する。次いで、セラミックグリーンシート11を含む複数のセラミックグリーンシートを積層して得られた生の積層体を焼成することによって、積層型セラミック電子部品を得る。

請求項（抜粋）：

セラミックグリーンシートを用意する工程と、前記セラミックグリーンシートの第1の主面上に導体膜を形成する工程と、次いで、前記セラミックグリーンシートに対して、レーザ光を、前記セラミックグリーンシートの前記第1の主面とは逆の第2の主面側から照射し、それによって、前記セラミックグリーンシートにビアホール導体を形成するための貫通孔を設ける工程と、ビアホール導体を形成するため、前記貫通孔内に導電性ペーストを充填する工程と、前記セラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、圧着し、それによって、生の積層体を得る工程と、前記生の積層体を焼成する工程とを備える、積層型セラミック電子部品の製造方法。

IPC (3件)：

H05K 3/46 ,  H01L 23/12 ,  H05K 3/00

FI (5件)：

H05K 3/46 H ,  H05K 3/46 N ,  H05K 3/46 X ,  H05K 3/00 N ,  H01L 23/12 D

Fターム (21件)：

5E346AA12 ,  5E346AA15 ,  5E346AA38 ,  5E346AA43 ,  5E346BB01 ,  5E346CC31 ,  5E346DD02 ,  5E346DD13 ,  5E346DD16 ,  5E346DD17 ,  5E346DD22 ,  5E346DD34 ,  5E346EE24 ,  5E346EE29 ,  5E346FF18 ,  5E346GG03 ,  5E346GG06 ,  5E346GG08 ,  5E346GG09 ,  5E346GG10 ,  5E346HH21