特許
J-GLOBAL ID：200903037061769656
検査用回路基板装置
発明者：
出願人/特許権者：
代理人 (1件)：
大井 正彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-029005
公開番号（公開出願番号）：特開平9-223860
出願日： 1996年02月16日
公開日（公表日）： 1997年08月26日
要約：
【要約】【課題】 端子電極領域の面積が大きくて端子電極が高密度で配置されてなる回路装置に対して、所要の電気的接続を確実に達成することができ、しかも、製造コストの小さい検査用回路基板装置を提供することにある。【解決手段】 複数の端子電極が配置され、それ自体が微小であるか離間距離が微小である高密度端子電極区域と、低密度端子電極区域とが配列された端子電極領域を有する回路装置の検査用回路基板装置であって、検査すべき回路装置における高密度端子電極区域の端子電極に対応して接続電極が配置された高密度接続電極区域と、低密度端子電極区域の端子電極に対応して接続電極が配置された低密度接続電極区域とが形成された回路基板と、高密度接続電極区域上に配置された高解像度異方導電性シートと、低密度接続電極区域上に配置された、高解像度異方導電性シートと別体の低解像度異方導電性シートとを具えてなる。
請求項（抜粋）：
複数の端子電極が配置されてなり、当該端子電極それ自体が微小であるかまたは隣接する端子電極間の離間距離が微小である高密度端子電極区域と、この高密度端子電極区域以外の低密度端子電極区域とが同一の表面上に配列された端子電極領域を有する回路装置を検査するための検査用回路基板装置であって、検査すべき回路装置における高密度端子電極区域の端子電極に対応するパターンに従って接続電極が配置された高密度接続電極区域と、低密度端子電極区域の端子電極に対応するパターンに従って接続電極が配置された低密度接続電極区域とが同一の表面に形成された回路基板と、この回路基板における高密度接続電極区域上に配置された高解像度異方導電性シートと、前記回路基板における低密度接続電極区域上に配置された、前記高解像度異方導電性シートと別体の低解像度異方導電性シートとを具えてなることを特徴とする検査用回路基板装置。
IPC (3件)：
H05K 3/32
, H01R 23/68 303
, H01R 43/00
H05K 3/32 B
, H01R 23/68 303 D
, H01R 43/00 H
