特許

J-GLOBAL ID：200903037074006953

整合回路

発明者： 村井 成行 ,  山口 勤 ,  中谷 政明 ,  原田 八十雄
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-093039
公開番号（公開出願番号）：特開平6-310953
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】 電界効果トランジスタのドレイン電極に印加される電圧が変化しても出力波形が歪み、また線型出力が低下するのを防止する。【構成】 FETの負荷インピーダンスを与える、インダクタL2 ,キャパシタC1 ,C2 で構成される整合回路において、前記キャパシタC1 はそのカソード電極を、一端がFETのドレイン電極に接続されたインダクタの他端に接続し、またアノード電極を接地したバラクタダイオードで構成する。

請求項（抜粋）：

ドレイン電極に所定電圧を印加するようにしたソース接地型の電界効果トランジスタにおける前記ドレイン電極に接続されたインダクタ及び第1,第2のキャパシタを備え、前記電界効果トランジスタに負荷インピーダンスを与えるようにした整合回路において、前記第1のキャパシタは、カソード電極を一端が前記ドレイン電極に接続されたインダクタの他端に接続し、アノード電極を接地したバラクタダイオードにて構成したことを特徴とする整合回路。