特許
J-GLOBAL ID：200903037093539903
クロック検出回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-021859
公開番号（公開出願番号）：特開平11-220369
出願日： 1998年02月03日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】 本発明は、入力クロックの周期の変化に対して検出時間を変化できるようにして、入力クロックの有り無しの検出と、最適な検出時間が得られるクロック検出回路を提供する。【解決手段】 入力クロックのエッジを内部クロックにより検出するエッジ検出回路と、該エッジ検出回路のエッジ信号をロード端子に受けてカウント0でキャリー信号を出力するロード付ダウンカウンタと、該ロード付ダウンカウンタのキャリー信号をイネーブル端子に受け、前記エッジ検出回路のエッジ信号をセット端子に受けてクロックを検出するセット付フリップフロップとを具備し、初期値を前記ロード付ダウンカウンタにロードして入力クロックの有り無しを検出している解決手段。
請求項（抜粋）：
入力クロックのエッジを内部クロックにより検出するエッジ検出回路と、該エッジ検出回路のエッジ信号をロードに受けて検出時間を決定するロード付ダウンカウンタと、を具備して入力クロックの有り無しを検出していることを特徴としたクロック検出回路。
IPC (2件)：
FI (2件)：
H03K 5/19 L
, G01R 31/28 R
