特許
J-GLOBAL ID：200903037096674275
コンピュータ・メモリ・アレイ・コントロール
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 稔 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平5-511984
公開番号（公開出願番号）：特表平8-501643
出願日： 1992年12月10日
公開日（公表日）： 1996年02月20日
要約：
【要約】ホストコンピュータとのインターフェイスをとるためのコンピュータ・メモリ・コントローラであって、複数のメモリユニット(42)とのインターフェイスを取るとともに、これに対する又はこれからのデータを保持するためのバッファメモリ(26)を備えている。中央制御装置(22)は、ホストコンピュータおよびメモリユニット(42)とのデータのやり取りを制御するよう動作する。バッファ・メモリ(26)は、メモリユニット(42)から読み出すデータ、もしくはこれに書き込むデータを番地付けして記憶する複数のバッファ・セグメントを形成するように制御される。中央制御装置(22)は、ホストコンピュータからの読出、書込要求のために、バッファ・セグメントを再割り当てするように動作する。中央制御装置(22)は、さらに、ホストコンピュータからの複数のデータ要求に応じて、異なるメモリユニット(42)に記憶されているデータを同時に捜すためにメモリユニット(42)を制御する。
請求項（抜粋）：
ホストコンピュータとのインターフェイスをとるのためのコンピュータ・メモリ・コントローラであって、下記を備えたもの、複数のメモリ・ユニットとのインターフェイスをとるとともに、そこから読み出した、およびそこへ読み出したデータを保持するためのバッファ手段;および、前記ホスト・コンピュータおよび前記メモリ・ユニットへのデータ転送および、からのデータ転送を制御するために動作する制御手段;前記バッファ手段は、前記メモリ・ユニットから読み出されまたは、これに書き込まれるデータを、アドレスできるように記憶するための複数のバッファ・セグメントを形成するように制御される;前記制御手段は、前記ホスト・コンピューターからの読出または書込要求のために、データに対して十分なサイズのバッファ・セグメントを割り当てるように動作する;前記制御手段は、さらに、前記ホスト・コンピュータからのデータ要求に応じて、異なるメモリ・ユニットに記憶されたデータを、同時にシークするために、前記メモリ・ユニットを制御するように動作する。
IPC (2件)：
G06F 3/06 540
, G06F 12/16 320
