特許
J-GLOBAL ID：200903037097112327
リセット回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-001958
公開番号（公開出願番号）：特開平8-191240
出願日： 1995年01月10日
公開日（公表日）： 1996年07月23日
要約：
【要約】【目的】 本発明はI2 Lで構成したリセット回路に関し、電源投入時のみにリセット信号を生成し、電源断時にはリセット信号を生成しないリセット回路を実現することを目的とする。【構成】 抵抗R1 ,R2 ,トランジスタQ1 からなるレベル検出回路は、電源電圧Vccが第2のレベル以上で、ローレベルの検出信号を出力する。I2 LのインバータG11の一つの出力端子がI2 LのインバータG12の入力端子に接続され、インバータG12の3つの出力端子がインバータG11の入力端子に接続されて、RSフリップフロップが構成されている。インバータG11,G12からなるRSフリップフロップは、電源オン時には、電源電圧が第1のレベルに達してから第2のレベルに達するまでの間、Q出力端子より、ハイレベルのリセット信号を生成し、電源オフ時にはリセット信号を生成しない。
請求項（抜粋）：
電源電圧が第2のレベル以上で、ローレベルの検出信号を出力するレベル検出回路と、1又は2以上の出力端子を有し、電源電圧が前記第2のレベルより低い第1のレベル以上で動作するI2 L構成の第1のインバータ回路と、入力端子が前記レベル検出回路の出力端子及び前記第1のインバータ回路の出力端子の一つに接続され、1又は2以上の出力端子のうち、ローレベル時の出力電流値が前記入力端子に接続された第1のインバータ回路の出力端子よりも大きい出力端子が前記第1のインバータ回路の入力端子に接続されており、電源電圧が前記第1のレベル以上で動作するI2 L構成の第2のインバータ回路とを有し、前記第1のインバータ回路の出力端子又は第2のインバータ回路の出力端子よりリセット信号を取り出すことを特徴とするリセット回路。
IPC (3件)：
H03K 17/22
, G01R 19/165
, G05F 1/10 304
