特許

J-GLOBAL ID：200903037122711214

半導体メモリ素子及びその製造方法

発明者： ギ・ガク・ホン
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-354525
公開番号（公開出願番号）：特開平10-209401
出願日： 1997年12月24日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 セルアレイ部と周辺回路部との段差を減少させることが可能な半導体メモリ素子及びその製造方法を提供する。【解決手段】 半導体メモリ素子は、情報を蓄積するための複数のセル及びセルと接続されるワードライン、ビットラインが形成されたセルアレイ部36と、セルに対する情報の書き込み/読み出し制御のための周辺回路が形成された周辺回路部37とを有し、セルアレイ部36と周辺回路部37との境界部分に設けられた隔離層上にワードライン、ビットラインのダミーラインを備える。

請求項（抜粋）：

情報を蓄積するための複数のセル及びセルと接続されるワードライン、ビットラインが形成されたセルアレイ部と、セルに対する情報の書き込み/読み出し制御のための周辺回路が形成された周辺回路部とを有する半導体メモリ素子において、前記セルアレイ部と周辺回路部との境界部分に前記ワードライン、ビットラインのダミーラインを備えることを特徴とする半導体メモリ素子。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 681 A ,  H01L 27/10 621 C ,  H01L 27/10 681 B ,  H01L 27/10 681 F