特許

J-GLOBAL ID：200903037133573646

不揮発性記憶装置

発明者： 佐藤 弘 ,  古野 毅 ,  和田 正志 ,  松尾 章則
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平5-237506
公開番号（公開出願番号）：特開平7-065588
出願日： 1993年08月30日
公開日（公表日）： 1995年03月10日
要約：

【要約】【目的】 データ線を経由する電流引抜き経路が形成されるか否かによってメモリセルのデータを検出する動作のノイズマージンを向上させる。【構成】 フラッシュメモリセルQa〜Qdを有する一対のメモリマットMAT0,MAT1の夫々に、大きなオン抵抗を以ってデータ線DLに電流I1を流すMOSFETQeと、小さなオン抵抗を以ってデータ線に電流I2を流すMOSFETQfを設け(I1<I2)、オン状態のメモリセルに流れる電流をImとするとき、Im+I1>I2となるようにし、メモリセル選択側の一方のメモリマットではMOSFETQeを、他方のメモリマットではMOSFETQfを選択させ、一対のメモリマットの共通データ線の電位差を差動増幅させる。

請求項（抜粋）：

ワード線で選択された状態においてその記憶情報に応じてデータ線に電流を流すか否かが決定される複数個のメモリセルがマトリクス配置されると共に、選択状態において相対的に大きなオン抵抗を以ってデータ線に電流を流す第1のMOSトランジスタと、選択状態において相対的に小さなオン抵抗を以ってデータ線に電流を流す第2のMOSトランジスタとを有し、選択されてオン状態にされるメモリセルを介して流れる電流と第1のMOSトランジスタを介して流れる電流との合計が第2のMOSトランジスタを介して流れる電流よりも大きくされる、一対のメモリマットと、上記一対のメモリマットの内の何れか一方でメモリセルが選択されるとき、当該一方のメモリマットに含まれる第1のMOSトランジスタを選択し、他方のメモリマットに含まれる第2のMOSトランジスタを選択する選択回路と、上記メモリマット毎に設けられ、相互に同期してデータ線を選択するカラムスイッチ回路を介してデータ線に共通接続される共通データ線と、上記一対のメモリマットの共通データ線及びデータ線に電流を供給する回路と、上記一対のメモリマットの共通データ線に一対の入力が結合され、該一対の共通データ線の電位差を差動増幅する差動増幅回路と、を供えて成るものであることを特徴とする不揮発性記憶装置。