特許

J-GLOBAL ID：200903037134465065

半導体記憶装置

発明者： 中村 英夫 ,  沢瀬 照美
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106484
公開番号（公開出願番号）：特開平5-120891
出願日： 1985年04月26日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 メモリエリアに無理のないメモリ保護を行うことができ、柔軟性のある保護機能付きの書き換え可能な半導体記憶装置を実現する。【構成】 保護情報と外部信号との組合わせにより、阻止信号を生成する。すなわち、マトリクスに配列された記憶素子群と、保護デ-タを記憶する保護デ-タ記憶素子と、保護デ-タの内容を読出してラッチする保護情報ラッチ回路と、不一致検出回路で構成された組合わせ回路とを具備し、保護情報と外部信号との組合わせにより阻止信号を生成するか否かを決定するようにした。

請求項（抜粋）：

マトリクスに配列された複数の記憶素子群と、該マトリクス内に配列された少なくとも1ビットのメモリ保護情報を記憶する保護デ-タ記憶素子と、該マトリクス内の指定されたアドレス信号に従って複数の記憶素子群のうちの選択された1記憶素子をアクセスする第1の手段と、該保護デ-タ記憶素子の内容を読出す第2の手段とを具備し、該第2の手段は、上記選択された1記憶素子に対して、プログラム(書込み)、消去あるいは読出しの各動作を許可するか、または禁止するかを、上記保護デ-タ記憶素子の内容に従って決定するとともに、上記第1の手段は、上記選択された1記憶素子および保護デ-タ記憶素子に共通のワ-ド線を介してアクセスし、また上記記憶素子群および保護デ-タ記憶素子はそれぞれ電気的に書換えが可能な記憶素子で構成されていることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G06F 12/14 320

引用特許：

審査官引用 (3件)

• 特開昭59-218689
  
• 特開昭59-096600
  
• 特開昭59-218688