特許

J-GLOBAL ID：200903037151509157

不揮発性半導体メモリ装置及びその製造方法

発明者： 金 建秀 ,  林 亨圭
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-335044
公開番号（公開出願番号）：特開平6-112501
出願日： 1992年11月19日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 不揮発性半導体メモリ及びその製造方法を提供する。【構成】 半導体基板と、該半導体基板上に互いに電気的に絶縁された複数のゲートとを備え、前記複数のゲートは、第1導電層からなるフローティングゲートと、前記フローティングゲート上に積層された第2導電層からなる制御ゲートと、そして前記半導体基板上に形成された不純物拡散領域を挟みかつ前記フローティングゲート及び制御ゲートの反対側に形成された第1導電層と第2導電層とからなる選択ゲートとを備え、前記第1導電層と第2導電層からなる選択ゲートはセルアレイとセルアレイとの間のフィールド酸化層の上でコンタクトを形成して互いに連結される。【効果】 選択トランジスタとストリッジトランジスタとの間の間隔をフォトリソグラフィ工程限界まで減らせるのでEEPROMの高集積化を実現することができる。

請求項（抜粋）：

半導体基板と、該半導体基板上に互いに電気的に絶縁された複数のゲートとを備え、前記複数のゲートが、第1導電層からなるフローティングゲートと、前記フローティングゲート上に積層された第2導電層からなる制御ゲートと、前記半導体基板上に形成された不純物拡散領域を挟み、かつ前記フローティングゲート及び前記制御ゲートの反対側に形成された第1導電層と第2導電層とからなる選択ゲートとを備え、前記第1導電層と前記第2導電層とからなる前記選択ゲートはセルアレイとセルアレイとの間のフィールド酸化層の上でコンタクトを形成して互いに連結されることを特徴とする不揮発性半導体メモリ装置。

IPC (2件)：

H01L 29/788 ,  H01L 29/792

引用特許：

審査官引用 (2件)

• 特開昭63-306670
  
• 特開昭63-025978