特許
J-GLOBAL ID：200903037160824146
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-322731
公開番号（公開出願番号）：特開平6-151755
出願日： 1992年11月06日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 容量絶縁膜であるONO膜の信頼性を向上し、且つソフトエラー耐性もあるメモリセル構造を有するスタック型DRAMを提供する。【構成】 スタック型DRAMメモリセルにおいて、電荷蓄積ノード10を、ヒ素がドープされた多結晶シリコン層10aを下層とし、さらに絶縁膜11を介して、リンがドープされた多結晶シリコン層10bを上層とする3層構造とする。多結晶シリコン層10aと10bはリンドープ多結晶シリコンのサイドウォール13を介して互いに電気的に接続される。
請求項（抜粋）：
第一導電型半導体基板上に第二導電型拡散層を有するトランジスタと、前記第二導電型拡散層の一方に接続される電荷蓄積ノード及び該電荷蓄積ノード上に容量絶縁膜を介して形成されたプレート電極とにより構成されるメモリセルを有する半導体記憶装置において、前記電荷蓄積ノードが、第一種第二導電型不純物をドープした多結晶シリコン層、絶縁膜及び第二種第二導電型不純物をドープした多結晶シリコン層を順次積層してなり、且つ、前記電荷蓄積ノードの側壁部に、第二導電型不純物がドープされた多結晶シリコン層からなるサイドウォールを有することを特徴とする半導体記憶装置。
IPC (2件)：
前のページに戻る
