特許
J-GLOBAL ID：200903037162546720
スタガ型薄膜トランジスタの製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-145715
公開番号（公開出願番号）：特開平5-343427
出願日： 1992年06月05日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 スタガ型薄膜トランジスタの製造方法に関し、簡単な手段で、ソース電極及びドレイン電極間の透明絶縁性基板上に導電性部分が生成されないようにし、その結果、チャネル領域にリーク電流が流れることを防止する。【構成】 透明絶縁性基板1上にソース電極2Sとドレイン電極2Dを形成し、三族或いは五族の元素を含むプラズマに曝すか、又は、それ等元素のラジカル種に曝してソース電極2S及びドレイン電極2D上に三族或いは五族の元素を被着させ、還元性ガスのプラズマに曝すか、又は、加熱して透明絶縁性基板1上の三族或いは五族の元素を除去してから動作半導体層4を形成すると共に三族或いは五族の元素を動作半導体層4中に混入してオーミック・コンタクト層3を生成させ、動作半導体層4上にゲート絶縁膜5を形成してからゲート電極6を形成して完成させるようにしている。
請求項（抜粋）：
透明絶縁性基板上にチャネル領域が形成されるべき間隙を維持して各エッジが対向するソース電極及びドレイン電極を形成する工程と、次いで、三族或いは五族の元素を含むプラズマに曝して前記ソース電極及び前記ドレイン電極上に三族或いは五族の元素を被着させる工程と、次いで、還元性ガスのプラズマに曝して透明絶縁性基板上の三族或いは五族の元素を除去してから動作半導体層を積層形成すると共に前記ソース電極及び前記ドレイン電極に被着された三族或いは五族の元素を前記動作半導体層中に混入してオーミック・コンタクト層を生成させる工程と次いで、前記動作半導体層上にゲート絶縁膜を積層形成してからゲート電極を形成して完成させる工程とが含まれてなることを特徴とするスタガ型薄膜トランジスタの製造方法。
IPC (3件)：
H01L 21/336
, H01L 29/784
, G02F 1/136 500
