特許

J-GLOBAL ID：200903037164800195

時刻同期化方式

発明者： 谷道 龍彦
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願2000-196054
公開番号（公開出願番号）：特開2002-014185
出願日： 2000年06月29日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】ノード間接続装置(親局)に接続される複数のプロセッサノード(子局)に対する時刻設定信号の送出タイミングを制御することなく、子局と子局および親局と子局間の同期をとることができる時刻同期化方式を提供する。【解決手段】ノード間接続装置50は、マスタ時計10、送信バッファ20、経過時間カウンタ21、時刻設定信号生成回路30、伝搬遅延時間テーブル32および加算器22、33を有する。ノード間接続装置50は、内蔵するマスタ時計10の内容を契機に、時刻設定信号をノード間接続装置50に接続されるプロセッサノード60の数だけ生成する。時刻設定信号の時刻設定値フィールドには、ノード間接続装置50と各プロセッサノード60の伝搬遅延時間をノード間接続装置50に内蔵する伝搬遅延時間テーブル32を参照し、送信バッファ20に格納する。送信バッファ20から時刻設定信号を読み出す際に、送信バッファ20中に滞留していた時間を更に加算することで時刻設定値フィールドの内容を補正する。

請求項（抜粋）：

ネットワークで接続されマスタとして動作するノード間接続装置と、該ノード間接続装置に接続されスレーブとして動作する複数のプロセッサノードとを備え、該各プロセッサノードが内蔵するコピー時計を前記ノード間接続装置が内蔵するマスタ時計と同期させる時刻同期化方式において、前記ノード間接続装置は、前記マスタ時計に基づき時刻設定信号を生成する時刻設定信号生成回路と、前記ノード間接続装置から前記各プロセッサノードへの伝送路の伝搬遅延時間を格納する伝搬遅延時間テーブルと、該伝搬遅延時間テーブルの出力および前記時刻設定信号生成回路の出力を加算する加算器と、該加算器からの出力を一旦保持する送信バッファとを備えることを特徴とする時刻同期化方式。

IPC (5件)：

G04G 7/00 ,  G04G 5/00 ,  H04L 7/00 ,  H04Q 9/00 301 ,  H04Q 9/00 311

FI (5件)：

G04G 7/00 ,  G04G 5/00 J ,  H04L 7/00 Z ,  H04Q 9/00 301 B ,  H04Q 9/00 311 P

Fターム (14件)：

2F002AA00 ,  2F002AD03 ,  2F002AF01 ,  2F002FA16 ,  2F002GA06 ,  5K047AA18 ,  5K047BB14 ,  5K048DA02 ,  5K048DA08 ,  5K048EB11 ,  5K048FC01 ,  5K048FC03 ,  5K048GC03 ,  5K048HA01