特許
J-GLOBAL ID：200903037168045430
表示素子基板用半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317343
公開番号（公開出願番号）：特開平7-147411
出願日： 1993年11月24日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】 表示素子基板用半導体装置に集積形成される薄膜トランジスタの光リーク電流を抑制する。【構成】 表示素子基板用半導体装置はマトリクス状に配列した画素電極1と、個々の画素電極1に信号電荷を書き込む電流路となる薄膜トランジスタ2とが集積的に形成されている。各薄膜トランジスタ2は、所定の形状にパタニングされた半導体薄膜3と、絶縁膜を介して重ねられたゲート電極Gとからなる。半導体薄膜3にはチャネル領域CHとその両側に不純物拡散領域が形成され前記電流路を構成する。この電流路は局部的に幅寸法が狭小化されている事を特徴とする。
請求項（抜粋）：
マトリクス状に配列した画素電極と、個々の画素電極に信号電荷を書き込む電流路となる薄膜トランジスタとが集積的に形成された表示素子基板用半導体装置であって、各薄膜トランジスタは、所定の形状にパタニングされた半導体薄膜と、絶縁膜を介して重ねられたゲート電極とからなり、該半導体薄膜にはチャネル領域とその両側に不純物拡散領域が形成され前記電流路を構成し、前記電流路は局部的に幅寸法が狭小化されている事を特徴とする表示素子基板用半導体装置。
IPC (2件)：
H01L 29/786
, G02F 1/136 500
