特許

J-GLOBAL ID：200903037169144393

シェーディング演算装置及びこれを用いた画像処理装置

発明者： 遠藤 陽一 ,  中原 誠 ,  三浦 栄介
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平10-309740
公開番号（公開出願番号）：特開2000-137828
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：

【要約】【課題】簡単なハードウエア構成により3次元CGのシェーディングを高速処理する。【解決手段】 2n倍された入射光強度(整数)と2n倍された反射係数(整数)と方向係数(固定小数点数)とがレジスタR1〜R3に保持され、これらの出力値の積が乗算回路21で算出されてレジスタR4に保持される。環境光、拡散反射光及び鏡面反射光についてこれら3数が順次レジスタR1〜R3に保持される。環境光は反射係数が1.0であるとみなす。加算回路22は、レジスタR4とR5の出力の和を算出する。レジスタR4には、乗算回路21の算出結果の第1回と第2回で加算回路22の出力値が保持され、第3回でレジスタR5がゼロクリアされると共に加算回路22の出力値が反射光強度値としてレジスタR6に保持される。この第1回では、1つ前の反射光強度計算の第3回においてレジスタR5がクリアされている。レジスタR1〜R6はいずれもnビットであり、乗算回路21は積の上位nビットのみ算出する。

請求項（抜粋）：

第1〜第3入力値の積を算出する乗算回路と、該乗算回路の出力値と累積加算値との和を算出する加算回路と、該乗算回路の算出結果の第1回と第2回で該加算回路の出力値を該累積加算値とし、該乗算回路の算出結果の第3回で該累積加算値をゼロクリアすると共に該加算回路の出力値をシェーディング演算装置の出力値とする制御回路と、を有することを特徴とするシェーディング演算装置。

Fターム (2件)：

5B080AA13 ,  5B080GA11