特許
J-GLOBAL ID：200903037173900933
クロック逓倍回路を備えた安定クロック発生回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-108154
公開番号（公開出願番号）：特開平6-202756
出願日： 1993年05月10日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 外部入力信号に基づいて高周波内部クロック信号を発生させるクロック発生回路を具備したマイクロプロセッサあるいは数値演算コ・プロセッサなどの集積回路を開示する。【構成】 クロック発生回路12は入力信号のアクティブ・エッジを検出するための回路、クロック信号の検出に応答して複数のクロック・エッジを発生するための回路、あらかじめ定められた数のクロック・エッジが発生された後にエッジ発生回路の動作を禁止するための回路とから構成される。入力クロック信号を逓倍する際に何倍に逓倍するかの逓倍係数は回路設計に影響を与えることなしに、回路設計者によって、あるいはプログラムによって設定することができる。さらに、発生されたクロックのデューティ・サイクルは入力クロック信号には依存しない。複数のクロック・エッジを発生するための回路は1つあるいはそれ以上のプログラム可能な遅延回路段を有している。各遅延回路段は固定部分と可変部分とから成っている。
請求項（抜粋）：
入力クロック信号に応答してクロック信号を発生させるためのクロック発生回路において、該クロック発生回路が上記入力クロック信号のアクティブ・エッジを検出するための回路と、上記のアクティブ・エッジの検出に応答して複数のクロック・エッジを発生さるためのエッジ発生回路と、上記エッジ発生回路があらかじめ定められた数のクロック・エッジを発生した後に該エッジ発生回路の動作を禁じる禁止回路とを有していることを特徴とするクロック発生回路。
IPC (4件)：
G06F 1/08
, G06F 1/10
, H03K 5/00
, H03K 5/13
G06F 1/04 320 Z
, G06F 1/04 330 Z
