特許
J-GLOBAL ID：200903037178955183
不揮発性半導体記憶装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-023822
公開番号（公開出願番号）：特開平10-223782
出願日： 1997年02月06日
公開日（公表日）： 1998年08月21日
要約：
【要約】【課題】 構造や工程を複雑化することなく、通常のバイポーラ及びCMOSトランジスタと同一基板上に形成しうる電気的に消去可能な不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】 不揮発性発性半導体記憶装置は、フィールド酸化膜302で分離された基板301の一方側に基板とは逆導電型のウェル308とその中に基板と同じ導電型の制御電極拡散層305と、他方側にはメモリトランジスタを構成するソース303、ドレイン304と、ソース、ドレイン間のチャネル領域と制御電極上に共通に形成された浮遊ゲート電極307を備える。これにより高耐圧構造を採用することなく、安定した動作を示し、微細化に適した不揮発性半導体記憶装置が得られる。この記憶装置の製造においては、ソース、ドレイン、制御電極は同一の加熱処理により同時に拡散形成される。また、制御ゲート電極はn-ウェルとの間で厳しい整合は要求されないので、安定した製造が可能である。
請求項（抜粋）：
第1導電型の半導体基板の表面に設けられ、素子領域を画定するフィールド酸化膜と、前記半導体基板の前記フィールド酸化膜で分離された半導体基板表面部の一方側ににチャネル領域分だけ離隔して形成された第2導電型の第1拡散層からなるソース領域およびドレイン領域と、前記フィールド酸化膜で分離された前記半導体基板表面部の他方側にウェルとして形成された第2導電型の第2拡散層と、前記第2拡散層中に形成された、制御電極となる第1導電型の第3拡散層と、前記半導体基板表面に形成され、印加電圧により電子が通り抜けることができる薄い絶縁膜と、前記制御ゲート電極および前記チャネル領域の全面、および前記ソース領域およぴドレイン領域の一部の上方に配置形成された浮遊ゲート電極とを備えた不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
