特許
J-GLOBAL ID：200903037187558081
半導体出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-285810
公開番号（公開出願番号）：特開平5-128872
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】集積回路において、出力回路のゲートと信号出力端子Doutとの間にチャネル長の短かいトラジスタを設けることにより、静電破壊耐圧の高い半導体出力回路を提供する。【構成】電源VCCと接地間にトランジスタQ1とトランジスタQ2を直列に接続すると共に、トランジスタQ1のゲートとトランジスタQ1とQ2の節点間にトランジスタQ3を接続する。更に前記接点とトランジスタQ2のドレインとの間にトランジスタQ4を接続すると共に、前記接続点から信号出力端子Doutをとりだし、さらに第1のN型MOSトランジスタQ1のゲートに制御信号φ1を、トランジスタQ2のゲートに制御信号φ2をそれぞれ入力し、トランジスタQ3のゲートを接地するように構成する。更に、前記Q3とQ4のトランジスタは、Q1とQ2のトランジスタよりもチャネル長を短く設定する。
請求項（抜粋）：
ドレインを第1の電源電位に接続する第1のNチャネル型絶縁ゲート電界効果トランジスタのソースと、ソースを第2の電源電位に接続する第2のNチャネル型絶縁ゲート電界効果トランジスタのドレインとを接続する節点を有し、ドレインを前記第1のNチャネル型絶縁ゲート電界効果トランジスタのゲートに接続し、且つソースを前記節点に接続する第3のNチャネル型絶縁ゲート電界効果トランジスタのゲートと、ドレインを前記節点に接続し、且つソースを前記第2のNチャネル型絶縁ゲート電界効果トランジスタのゲートに接続する第4のNチャネル型絶縁ゲート電界効果トランジスタのゲートとをそれぞれ第2の電源電位に接続すると共に、前記第1のNチャネル型絶縁ゲート電界効果トランジスタのゲートに第1の制御信号を、第2のNチャネル型絶縁ゲート電界効果トランジスタのゲートに第2の制御信号をそれぞれ入力し、且つ前記節点を出力端子に接続することを特徴とする半導体出力回路。
IPC (2件)：
G11C 11/417
, H01L 27/108
G11C 11/34 305
, H01L 27/10 325 U
