特許
J-GLOBAL ID：200903037193937833
乗算回路
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平4-292134
公開番号（公開出願番号）：特開平6-119473
出願日： 1992年10月06日
公開日（公表日）： 1994年04月28日
要約：
【要約】【目的】 小規模かつ高精度の乗算が可能な乗算回路を提供することを目的とする。【構成】 出力端子outに並列に接続した容量の異なるキャパシタンスC0,C1,C2およびC3に、入力電圧Viを接続したnMOSおよび接地したpMOSを並列に接続してこれらゲートに共通の制御電圧a0,a1,a2,a3を入力することによって各キャパシタンスC0,C1,C2,C3の電圧差で算出する。
請求項（抜粋）：
容量の異なるキャパシタンスを出力端子に並列に接続し、これらキャパシタンスに、nMOSおよびpMOSを並列に接続し、nMOSには入力電圧を接続し、pMOSを接地し、これらnMOSおよびpMOSのゲートには共通の制御電圧を入力し、これによって、各キャパシタンスには、入力電圧またはグランドのいずれか一方が接続されるようになっている乗算回路。
引用特許：
前のページに戻る
