特許
J-GLOBAL ID：200903037201701577
BGAパッケージ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
平田 忠雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-212943
公開番号（公開出願番号）：特開平8-078573
出願日： 1994年09月06日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 電源電位あるいは接地電位の変動によるLSIの誤動作問題を解消可能なBGAパッケージを提供する。【構成】 導体ボール4からなる複数の端子を下面に取り付けたスティフナー・プレート8を有する多層配線基板6と、この多層配線基板6の上のインターポーザ・プレート7上面に載置された半導体素子とTABテープキャリア(アウターリード)を備え、前記導体ボールの端子が前記半導体素子の電極端子に、それぞれ接続されている構造のBGA(ボールグリッドアレイ)パッケージにおいて、多層配線基板上におけるLSIチップ5の接続リードと接地層との接続位置、及びLSIチップ5の接続リードと電源層との接続位置は、それぞれLSIチップ5の周辺に接続領域9を集中させて、LSIチップ5と接地層・電源層との相互接続距離を短くすると共に、LSIチップ5と信号リードとの接続位置は、その接続領域10が、前記LSIチップ5と接地層・電源層との相互接続領域9の外側に存在するように構成したBGA(ボールグリッドアレイ)パッケージ。
請求項（抜粋）：
導体ボールからなる複数の端子を下面に取り付けたスティフナー・プレートを有する多層配線基板と、この多層配線基板の上のインターポーザ・プレート上面に載置された半導体素子(LSIチップ)とTABテープキャリア(アウターリード)を備え、前記複数の端子が前記半導体素子の電極端子に、それぞれ接続されている構造のBGA(ボールグリッドアレイ)パッケージにおいて、多層配線基板上におけるLSIチップの接続リードと接地層との接続位置、及びLSIチップの接続リードと電源層との接続位置は、それぞれLSIチップ周辺に接続領域を集中させて、LSIチップと接地層・電源層との相互接続距離を短くすると共に、LSIチップと信号リードとの接続位置は、その接続領域が、前記LSIチップと接地層・電源層との相互接続領域の外側に存在するように構成したことを特徴とするBGA(ボールグリッドアレイ)パッケージ。
FI (2件)：
H01L 23/12 L
, H01L 23/12 E
