特許
J-GLOBAL ID：200903037243247965
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-057437
公開番号（公開出願番号）：特開平5-226671
出願日： 1992年02月10日
公開日（公表日）： 1993年09月03日
要約：
【要約】 (修正有)【目的】 ポリシリサイド構造のコントロールゲート層およびフローティングゲート層の側壁に、チャージリテンション向上のための側壁絶縁膜を形成する際に、ポリシリサイド構造におけるシリサイド層の段切れや膜剥がれ現象が生ぜず、コントロールゲート層の低抵抗化を図り、動作スピードの向上を図ることが可能な半導体装置の製造方法を提供する。【構成】 フローティングゲート層8の表面に、絶縁層10を介してポリサイド構造のコントロールゲート層25を形成した後、上層側のシリサイド層24の表面に、絶縁キャップ層26を形成し、その後、後者の三層を共に所定のパターンにエッチングし、側壁を酸化して、絶縁膜30aが形成される。
請求項（抜粋）：
フローティングゲート層の上に、絶縁層を介してポリサイド構造のコントロールゲート層が積層される半導体装置を製造する方法において、フローティングゲート層の表面に、絶縁層を介してポリサイド構造のコントロールゲート層を形成した後、このコントロールゲート層の上層側に形成してあるシリサイド層の表面に、絶縁キャップ層を形成し、その後、コントロールゲート層およびフローティングゲート層を絶縁キャップ層と共に、所定のパターンにエッチングし、コントロールゲート層およびフローティングゲート層の側壁に側壁絶縁膜が形成されるように、絶縁キャップ層が積層してある状態で、コントロールゲート層およびフローティングゲート層の側壁を酸化することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 29/62
