特許
J-GLOBAL ID:200903037245208398
半導体薄膜の製造方法、半導体装置及び薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置及び駆動回路一体型液晶表示装置の製造方法。
発明者:
,
出願人/特許権者:
代理人 (8件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-018528
公開番号(公開出願番号):特開2005-216934
出願日: 2004年01月27日
公開日(公表日): 2005年08月11日
要約:
【課題】 デバイスサイズ相当の大きな粒径の結晶により構成され、且つ、その表面の凹凸が小さいシリコン薄膜を得ることができるレーザアニール方法を提供する。【解決手段】 基板10上に形成された絶縁層11の上に、アモルファスシリコン薄膜12aを堆積する。このアモルファスシリコン薄膜12aに第一のレーザアニールを施して、結晶粒径が0.2μm以上のポリシリコン薄膜12bを形成する。このポリシリコン薄膜12bに第二のレーザアニールを施して、基板10の表面に対して平行方向に結晶粒を成長させ、結晶粒の成長方向の寸法が4μm以上のポリシリコン薄膜12cを形成する。【選択図】 図23
請求項(抜粋):
基板上に結晶粒径が0.2μm以上の非単結晶半導体薄膜を形成する工程と、
前記半導体薄膜にレーザアニールを施して基板面に対して平行方向に結晶粒を成長させ、結晶粒の成長方向の寸法が4μm以上の半導体薄膜を形成する工程と、
を備えたことを特徴とする半導体薄膜の製造方法。
IPC (5件):
H01L21/20
, G02F1/1368
, H01L21/268
, H01L21/336
, H01L29/786
FI (6件):
H01L21/20
, G02F1/1368
, H01L21/268 J
, H01L29/78 627G
, H01L29/78 612B
, H01L29/78 613A
Fターム (59件):
2H092JA24
, 2H092JA28
, 2H092KA04
, 2H092MA05
, 2H092MA08
, 2H092MA12
, 2H092MA27
, 2H092MA30
, 2H092NA05
, 2H092NA21
, 5F052AA02
, 5F052BA02
, 5F052BA07
, 5F052BA12
, 5F052BB07
, 5F052CA04
, 5F052CA08
, 5F052DA02
, 5F052DB03
, 5F052FA01
, 5F052FA19
, 5F052JA01
, 5F052JA04
, 5F110AA01
, 5F110AA18
, 5F110BB02
, 5F110BB04
, 5F110BB07
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD13
, 5F110EE03
, 5F110EE38
, 5F110EE44
, 5F110FF02
, 5F110FF32
, 5F110GG02
, 5F110GG13
, 5F110GG16
, 5F110GG25
, 5F110GG32
, 5F110GG45
, 5F110GG51
, 5F110HJ01
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL23
, 5F110NN04
, 5F110NN23
, 5F110NN35
, 5F110PP03
, 5F110PP04
, 5F110PP05
, 5F110PP06
, 5F110PP23
, 5F110PP29
, 5F110QQ04
前のページに戻る