特許
J-GLOBAL ID：200903037261241869
高速ロジック回路及びアナログ回路混載用電源供給回路
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-179463
公開番号（公開出願番号）：特開平9-008633
出願日： 1995年06月22日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 電源電流の変化による定在波の発生を防止することでノイズが低減できる、プリント配線基板上に構成した電源供給回路を提供する。【構成】 プリント配線基板7上の電源層であるVCC層13をVCC層A1及びVCC層B2の2系統として設け、VCC層A1はCMOS IC3の電源電流変化の波長と比較して十分に小さい形状寸法で設け、VCC層A1とGND層4との系路にバイパスコンデンサ6を設け、VCC層A1とVCC層B2及びGND層4との系路にはローパスフィルタ5を設ける、構成とした。
請求項（抜粋）：
アナログ回路部分及びデジタル回路部分が混載されたプリント配線基板(7)上において、電源層であるVCC層(13)をVCC層A(1)及びVCC層B(2)の2系統として設け、VCC層A(1)はCMOS IC(3)の電源電流変化の波長と比較して十分に小さい形状寸法で設け、VCC層A(1)とGND層(4)との間にバイパスコンデンサ(6)を設け、VCC層A(1)とVCC層B(2)及びGND層(4)との系路にはローパスフィルタ(5)を設ける、以上の構成を具備することを特徴とする、高速ロジック回路及びアナログ回路混載用電源供給回路。
IPC (3件)：
H03K 19/00
, H03K 19/0948
, H05K 9/00
H03K 19/00 A
, H05K 9/00 K
, H03K 19/094 B
