特許
J-GLOBAL ID:200903037264924355

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 市之瀬 宮夫
公報種別:公開公報
出願番号(国際出願番号):特願平4-351673
公開番号(公開出願番号):特開平6-177277
出願日: 1992年12月08日
公開日(公表日): 1994年06月24日
要約:
【要約】【目的】 製造が簡易に行なえ、導体パターンの微細化、生産性の向上並びに低価格化を可能とする半導体装置の製造方法を提供する。【構成】 リードフレームのアイランド上に、絶縁層と2層の導体パターンを順次積層する半導体装置の製造方法において、めっき用基板1に予め形成した後で除去可能な導電層2上にパターンめっきにより形成した第1層の導体パターン5及び別のめっき用基板に同様にして形成した第2層の導体パターン6を絶縁層7に貼り合せて転写した後、一方の側のめっき用基板1及び導電層2を剥離除去し、さらに第1層の導体パターン5と第2層の導体パターン6間の導通を取るためのVIAホール10を形成する。
請求項(抜粋):
リードフレームの中心部に形成されたアイランド上、または、該アイランドとその周囲に形成されたインナーリード上に、絶縁層と導体パターンとを順次積層する半導体装置の製造方法において、前記導体パターンは、めっきにより形成したパターンを絶縁層に転写することにより形成するようにしたことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 23/12 ,  H01L 23/50
FI (2件):
H01L 23/12 N ,  H01L 23/12 Q
引用特許:
審査官引用 (4件)
  • 特開昭62-101064
  • 特開平4-245466
  • 特開昭52-049468
全件表示

前のページに戻る