特許

J-GLOBAL ID：200903037283815729

液晶表示装置及びその製造方法

発明者： 代木 育夫 ,  渡部 純一 ,  小杉 清久
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-189640
公開番号（公開出願番号）：特開平6-035000
出願日： 1992年07月16日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】本発明は、ゲートバスラインとドレインバスラインに接続されるTFTを備えた液晶表示装置に関し、ドレインバスライン工程を短縮し、画素電極の光透過率を良くし、画素電極とTFTとの接続を確実にするとともに、静電気によるゲート絶縁膜の破壊を早期に防止することを目的とする。【構成】透明基板1の上に形成された薄膜トランジスタのゲート電極Gと、ゲート電極Gの一側方に形成された画素電極PEと、ゲート電極Gの上に形成され、かつ画素電極PEと同層に形成されたゲート絶縁膜6と、ゲート絶縁膜6の上に形成された動作半導体層7と、ゲート電極Gの上方で動作半導体層7の上に形成された保護膜8と、保護膜8の上で分割されてその両側に延在し、かつ動作半導体層7に接続する薄膜トランジスタのソース電極S及びドレイン電極Dと、ドレイン電極Dと一体的に形成されたドレインバスラインDBとをを含み構成する。

請求項（抜粋）：

透明基板(1)の上に形成された薄膜トランジスタのゲート電極(G)と、前記ゲート電極(G)の一側方に形成された画素電極(PE)と、前記ゲート電極(G)の上に形成され、かつ前記画素電極(PE)と同層に形成されたゲート絶縁膜(6)と、前記ゲート絶縁膜(6)の上に形成された動作半導体層(7)と、前記ゲート電極(G)の上方で前記動作半導体層(7)の上に形成された保護膜(8)と、前記保護膜(8)の上で分割されてその両側に延在し、かつ前記動作半導体層(7)に接続する前記薄膜トランジスタのソース電極(S)及びドレイン電極(D)と、前記ドレイン電極(D)と一体的に形成されたドレインバスライン(DB)とを有することを特徴とする液晶表示装置。

IPC (2件)：

G02F 1/136 500 ,  G02F 1/1345