特許

J-GLOBAL ID：200903037301985912

プロセッサ間通信用レジスタ回路

発明者： 野▲崎▼ 功
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-198170
公開番号（公開出願番号）：特開平6-044189
出願日： 1992年07月24日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】 回路規模を小さくして大量の通信を実行できるプロセッサ間通信用レジスタ回路を提供すること。【構成】 本プロセッサ間通信用レジスタ回路は、レジスタ用メモリ31、アドレス出力手段(32,33)、競合回路34からなる。レジスタ用アドレス31は、各プロセッサ1a ,1b からの入出力アクセスにより書き込み、読み出しを行うことができる。また、アドレス出力手段(32,33)は、各プロセッサ1a ,1b からのアドレスをメモリ6に対するアドレスとして与える。また、各プロセッサ1a 、1b からの入出力アクセスを調停し、その調停結果をアドレス出力手段(32,33)に与える。これにより、各プロセッサ1a 、1b は、メモリ31を介在して通信を行うことができる。

請求項（抜粋）：

複数のプロセッサ間において入出力命令で通信を行うプロセッサ間通信用レジスタ回路において、上記各プロセッサからの入出力アクセスにより書き込み、読み出しを行うメモリと、前記各プロセッサからのアドレスをメモリに対するアドレスとして与えるアドレス出力手段と、前記各プロセッサからの入出力アクセスを調停する競合回路とを備えたプロセッサ間通信用レジスタ回路。