特許

J-GLOBAL ID：200903037318634943

半導体集積回路の検査装置

発明者： 五寳 靖
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-307187
公開番号（公開出願番号）：特開平11-145223
出願日： 1997年11月10日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 高集積化され且つ高速動作が可能な半導体集積回路の検査時間を短縮できるようにする。【解決手段】 プローブカード11のアドレス入力パッド22に接続されているアドレス指定出力線をハイにして、半導体ウェハ12の主面に形成されているすべての半導体集積回路素子21に対して内部のアドレスを指定する。次に、チップ選択信号がロー側で活性状態となるアドレス指定出力線の出力周期の前半部分の期間のみ、プローブカード11のチップ選択信号入力端子33Aに接続されている第1のチップ選択線をローにする。その結果、チップ選択信号入力端子33Aからチップ選択信号を受けた1行目の半導体集積回路素子21からは、動作結果がプローブカード11のデータ出力端子34及びデータ出力線を通じてバーンイン装置に送られる。

請求項（抜粋）：

半導体ウェハ上に形成されている複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査する半導体集積回路の検査装置であって、前記複数の半導体集積回路素子のそれぞれに対して電気信号を順次出力する第1の信号出力線と、前記複数の半導体集積回路素子に対して電気信号を一括して出力する第2の信号出力線とを備え、前記第1の信号出力線に電気信号が出力される周期は、前記第2の信号出力線に電気信号が出力される周期に比べて2分の1以下であることを特徴とする半導体集積回路の検査装置。