特許
J-GLOBAL ID：200903037321431239
半導体記憶装置及び半導体集積回路
出願人/特許権者：
株式会社日立超エル・エス・アイ・システムズ
株式会社日立超エル・エス・アイ・システムズ について
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2003-314896
公開番号（公開出願番号）：特開2005-085344
出願日： 2003年09月08日
公開日（公表日）： 2005年03月31日
要約：
【課題】 時分割方式の半導体記憶装置のコスト低減を図る。【解決手段】 信号の入出力を可能とするポートを備えたメモリコア(10)と、このメモリコアに結合され、時分割により上記メモリコアのポートを拡張可能なポート拡張回路(20)とを含むとき、時分割により実現されるポートを切り替え可能なポート切り替え回路(32)を上記ポート拡張回路20に設けることにより、ポート数やポート機能にかかわらず、半導体記憶装置のレイアウトを共通化しておいて、ユーザ仕様に応じて、時分割により実現されるポートの設定が可能とされ、それによって時分割方式におけるマルチポートRAMのコスト低減を達成する。【選択図】 図1
請求項（抜粋）：
信号の入出力を可能とするポートを備えたメモリコアと、
上記メモリコアに結合され、時分割により上記メモリコアのポートを拡張可能なポート拡張回路と、を含む半導体記憶装置であって、
上記ポート拡張回路は、上記時分割により実現されるポートを切り替え可能なポート切り替え回路を含んで成ることを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
Fターム (8件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved